Más bits... mejor SDR ¿no?

Pues me parece que puede que sí puede que no. ¿Más "mexapixels" mejor cámara? ¿Más Megabytes mejor ordenador? ¿Más caballos mejor coche?...

La tendencia natural de nuestra mente es la de efectuar modelos simples de todo. Ver la mejora de una SDR desde el punto de vista del número de bits en la conversión es simplificar mucho las cosas. Cuando se efectúa un modelo teórico inicial de un proceso digital se parte de muestras tomadas a intervalos regulares. Normalmente se analiza a fondo la resolución del convertidor, pero no la irregularidad en la toma de muestras. Además, se habla de bits de salida del convertidor, sin tener en cuenta los fenómenos internos que hacen que la medida no sea totalmente exacta.

Al analizar un convertidor A/D debemos tener en cuenta su resolución real -una vez descontados los errores debidos a la no linealidad y al ruido entre otros factores-. Este es un parámetro que se define como ENOB en algunas hojas de datos -"Effective Number Of Bits" o número efectivo de bits-. Pero este factor no expresa la distorsión debida a los defectos de diseño del circuito final.

El convertidor A/D es un cirucito en buena parte analógico y debe tratarse con el cuidado de cualqueir circuito analógico. Una alimentación mal filtrada en un circuito digital puede limitar su velocidad máxima de funcionamiento, pero no la precisión de los cálculos. En un circuito analógico afecta al nivel de ruido. Así, aspectos como el acoplo de impedancias, la linealidad de la circuitería entre otros afectan a la respuesta global.

Pero uno de los aspectos más delicados es el derivado del "temblor" -jitter en inglés- de la señal de reloj para la toma de muestras. Si la muestra no está tomada en su instante preciso, sino en otro momento anterior o posterior, por preciso que sea el convertidor y libre de ruido que sea la señal al tener un valor diferente, este valor se puede considerar como ruido.

Así, para mejorar el rendimiento del equipo SDR, antes de aumentar la resolución del convertidor A/D posiblemente nos tengamos que plantear si nuestro oscilador maestro permite al dispositivo tomar las muestras con el mínimo desplazamiento. En frecuencias de audio esto no suele ser un problema, pero en frecuencias altas -por ejemplo, receptores HF directos a frecuencias de muestreo entre 60 y 80 MHz es un serio problema-.

Si piensa que a su receptor de conversión directa a I/Q -SoftRock o similar- no le afecta este problema porque la conversión se efectúa a frecuencias de audio, reconsidere su postura: ¿Cómo es el reloj de su convertidor?. Porque los errores del oscilador maestro pasará a audio. Ya no es problema del A/D o de su reloj de referencia. Simplemente, el problema se ha trasladado a otro punto.

Por otra parte, si cree, que al final un poco más o menos -unos pocos dB- tienen poca importancia, pregúntele a alguiente que trabaje rebote lunar, VLF o algunos modos digitales en HF.

Los diseñadores incorporan constantes mejoras a los dispositivos convertidores A/D de alta velocidad para mejorar su ENOB, y su propio ruido interno. Nosotros debemos ayudar a que el conjunto no degrade estas características. En el diseño de un convertidor A/D uno de los mayores retos es el de evitar que el elevado ruido producido en la parte digital del circuito no afecte a la parte analógica del mismo. Colaborar para que este aspecto no empeore es la tarea del diseñador del sistema que emplea el componente.

Finalmente señalar que dependiendo del tipo de convertidor, y especialmente en los de audio y en los de alta velocidad, en lugar de ENOB se da el dato del SINAD -Signal to Noise and Distortion , es decir, la relación entre la energía de la señal y la del ruido más la distorsión -. A partir de esta es fácil deducir un ENOB. No presento la ecuación, para hacernos una idea, diremos que 48 dB equivalen a 8 bits, 72 dB a 12 bits y 96 dB equivalen aproximadamente a 16 bits. El convertidor AD6644, que se emplea en el receptor SDR-14 declara una SINAD entre 73 y 74dB en diferentes condiciones, lo que equivale aproximadamente a 12 bits efectivos. Como contraste, un jitter de un 1% en la señal de reloj (A 80 MHz son 125 ps. rms) degrada la señal en el equivalente a 3 bits.

Para saber más y tener un punto de vista más técnico y preciso, el siguiente documento de Analog Devices efectúa un análisis detallado: "Phase Systems and the Effect of clock phase noise and jitter". Analog Devices tiene numerosos estudios dedicados a esta cuestión.